魔天记忘语小说,女人书籍排行榜

1、如何選擇PCB板材?

選擇PCB板材必須在滿足設(shè)計(jì)需求和可量產(chǎn)性及成本之間取得平衡點(diǎn)。設(shè)計(jì)需求包含電氣和機(jī)構(gòu)這兩部分，通常在設(shè)計(jì)高速的PCB板(大于1GHz的頻率)時(shí)材質(zhì)問題會比較重要。

例如，現(xiàn)在常用的FR-4材質(zhì)，在幾個(gè)GHz的頻率時(shí)的介質(zhì)損耗(dielectric loss)會對信號衰減有很大的影響，可能就不適用。就電氣而言，要注意介電常數(shù)(dielectric constant)和介質(zhì)損耗在所設(shè)計(jì)的頻率是否適用。

2、如何避免高頻干擾?

避免高頻干擾的基本思路是盡量降低高頻信號電磁場的干擾，也就是所謂的串?dāng)_(Crosstalk)。可用拉大高速信號和模擬信號之間的距離，或加ground guard/shunt traces在模擬信號旁邊，還要注意數(shù)字地對模擬地的噪聲干擾。

3、在高速設(shè)計(jì)中，如何解決信號完整性問題?

信號完整性基本上是阻抗匹配的問題，而影響阻抗匹配的因素有信號源的輸出阻抗(output impedance)，走線的特性阻抗，負(fù)載端的特性，走線的拓?fù)?topology)等。解決的方式是端接(termination)與調(diào)整走線的拓?fù)洹?/p>

4、差分布線方式是如何實(shí)現(xiàn)的?

差分對的布線有兩點(diǎn)要注意，一是兩條線的長度要盡量一樣長，另一是兩線的間距(此間距由差分阻抗決定)保持不變，也就是要保持平行；當(dāng)兩者無法同時(shí)滿座時(shí)，優(yōu)先滿足等長。

平行的方式有兩種，一為兩條線走在同一走線層(side-by-side)，一為兩條線走在上下相鄰兩層(over-under)。一般以前者side-by-side實(shí)現(xiàn)的方式較多。

5、接收端差分對之間可否加一匹配電阻?

接收端差分對間的匹配電阻通常會加, 其值應(yīng)等于差分阻抗的值。這樣信號質(zhì)量會好些。

6、為何差分對的布線要靠近且平行?

對差分對的布線方式應(yīng)該要適當(dāng)?shù)目拷移叫?，所謂適當(dāng)?shù)目拷且驗(yàn)殚g距會影響到差分阻抗(differential impedance), 差分阻抗是設(shè)計(jì)差分對的重要參數(shù)，需要平行也是因?yàn)橐３植罘肿杩沟倪B續(xù)性，若兩線忽遠(yuǎn)忽近, 差分阻抗就會不連續(xù), 就會影響信號完整性(signal integrity)及時(shí)間延遲(timing delay)。

7、如何處理實(shí)際布線中的一些理論沖突的問題？

（1）基本上, 將模/數(shù)地分割隔離是對的。要注意的是信號走線盡量不要跨分割,

（2）晶振要有穩(wěn)定的振蕩信號, 一定要將晶振和芯片盡可能靠近，間距較遠(yuǎn)容易引入干擾。

8、關(guān)于test coupon

test coupon是用TDR (Time Domain Reflectometer) 測量所生產(chǎn)的PCB板的特性阻抗是否滿足設(shè)計(jì)需求，一般要控制的阻抗有單端線和差分對兩種情況。所以， test coupon上的走線線寬和線距(有差分對時(shí))要與所要控制的線一樣，最重要的是測量時(shí)接地點(diǎn)的位置，為了減少接地引線(ground lead)的電感值，TDR探棒(probe)接地的地方通常非常接近測量信號的地方(probe tip)，所以，test coupon上測量信號的點(diǎn)跟接地點(diǎn)的距離和方式要符合所用的探棒。

9、在高速PCB設(shè)計(jì)中，信號層的空白區(qū)域可以敷銅，而多個(gè)信號層的敷銅在接地和接電源上應(yīng)如何分配?

一般在空白區(qū)域的敷銅絕大部分情況是接地，只是在高速信號線旁敷銅時(shí)要注意敷銅與信號線的距離，因?yàn)樗蟮你~會降低走線的特性阻抗，也要注意不要影響到其它層的走線的特性阻抗。

10、電源平面上的信號線是否可以使用微帶線模型計(jì)算特性阻抗?

電源和地平面之間的信號是否可以使用帶狀線模型計(jì)算?是的，在計(jì)算特性阻抗時(shí)電源平面跟地平面都可以視為參考平面。例如四層板: 頂層-電源層-地層-底層，這時(shí)頂層走線特性阻抗的模型是以電源平面為參考平面的微帶線模型。

11、在高密度印制板上通過軟件自動產(chǎn)生測試點(diǎn)一般情況下能滿足大批量生產(chǎn)的測試要求嗎?

一般軟件自動產(chǎn)生的測試點(diǎn)是否滿足測試需求必須看加測試點(diǎn)的規(guī)范是否符合測試機(jī)具的要求，另外，如果走線太密且加測試點(diǎn)的規(guī)范比較嚴(yán)，則有可能沒辦法自動對每段線都加測試點(diǎn)，此時(shí)需要手動補(bǔ)齊所要的測試點(diǎn)。

12、添加測試點(diǎn)會不會影響高速信號的質(zhì)量?

至于會不會影響信號質(zhì)量就要看加測試點(diǎn)的方式和信號速度，基本上外加的測試點(diǎn)例如過孔(via or DIP pin)可能加在線上或是從線上拉一小段線出來。前者相當(dāng)于是加上一個(gè)很小的電容在線上，后者則是多了一段分支，這兩個(gè)情況都會對高速信號有些影響，影響的程度就跟信號的速度和信號邊沿變化率(edge rate)有關(guān)。影響大小可通過仿真得知，原則上測試點(diǎn)越小越好(當(dāng)然還要滿足測試機(jī)具的要求)分支越短越好。

13、若干PCB組成系統(tǒng)，各板之間的地線應(yīng)如何連接?

各個(gè)PCB板子之間的信號或電源在動作時(shí)，例如A板有電源或信號送到B板，一定會有等量的電流在地平面從B板流回到A板 (此為Kirchoff current law)，返回電流會找阻抗最小的回流路徑。所以，在各個(gè)不管是電源或信號相互連接的接口處，分配給地的管腳數(shù)不能太少，以降低阻抗，這樣可以降低地層上的噪聲。另外，也可以分析整個(gè)電流環(huán)路，尤其是電流較大的部分，調(diào)整地線的接法，來控制電流的路徑(例如，在某處制造低阻抗，讓大部分的電流從這個(gè)地方走)，降低對其它較敏感信號的影響。